본문 바로가기

Verilog Syntax

[Verilog Syntax] 02 주제: Declarations 1. Net(wire) 연결을 의미하며, 하나의 타입이다(그러므로 wire은 net이다). 이 자료형 자체는 일반적인 데이터 값을 저장할 수 없다.이 부분은 Vivado로 프로그래밍 하다보면 알 수 있는 데, 정말 그대로 어딘가로 연결되는 wire(선)이라고 생각하면 편하다. 종류: wire, supply0, supply1, tri, triand, trior, tri0, tri1, uwire, wand, wor Verilog에서는 일반적으로 wire을 많이 쓰며, 이 wire은 단일비트를 가진다. Declaration:wire Name1, Name2, Name3; // 단일 비트 net을 정의한다. 이 wire는 나중에 나올 module(모듈)의 I/O(Input/Outpu.. 더보기
[Verilog Syntax] 01 학교 과제를 하면서 정리해본 자료를 올려본다. (Verilog Mini Reference의 내용을 요약한 것이다.) 필요 지식: C언어 주제: Basic Syntax 1. 주석(Comment) 사용법 C/C++과 동일하다. // 주석 /*multi-line 주석*/ 2. 식별자(Identifier) 식별자를 정하는 데 조건:1. 숫자, 문자, _(Underscore), $(Dollar Sign) 을 사용한다.2. 예약어는 사용을 금한다.3. 앞에 숫자와 $(Dollar Sign)을 사용하지 않는다. 예약어(Reserved Words or known as Keyword): 3. 숫자(Numbers) - Integer Constant: 10진수(Decimal). 우리가 일반적으로 정수를 사용할 때의 형태를 .. 더보기

티스토리툴바